Тестирование, проверка и отладка DDR

Интерфейс памяти DDR

Технологии памяти нового поколения, например DDR4 и LPDDR4, отличаются более высокой скоростью, более низким напряжением ввода-вывода и различными размерами в зависимости от потребности систем, в которых они используются. Эти факторы создают сложности при отладке и проверке в результате использования более жёстких допусков, высоких скоростей и сложных шинных протоколов.

Tektronix предлагает обширный набор средств для проверки и отладки памяти:

  • Проверка электрических характеристик памяти DDR:
    захват, измерение и определение характеристик сигнала интерфейса, джиттера, размера глазковых диаграмм, кроссовера, согласования стробирующего и тактового импульсов, а также коэффициента битовых ошибок памяти DDR.

Библиотека

Title
DesignCon 2015 Paper - Designing High Performance Interposers with 3-port and 6-port S-parametersThis technical paper explains how multiport S-parameters can be used to validate memory interposer design cases. This helps memory designers understand some of the performance characteristics that can be inferred from S-parameters, as well as some of the interactions between the interposer and the device under test and probing system; leading to more accurate validation efforts on very fast memory systems utilizing DDR4 or LPDDR4.

The NEW P7700 Series TriMode Probe provides the highest probe fidelity available…

0:54

The MSO/DPO70000 Series oscilloscope delivers exceptional signal acquisition…

5:49

The Tektronix P7700 TriMode Probe supports solder connections to a device under…

5:58
Заголовок
New Characterization Techniques for DDR4/LPDDR4 and Next Generation Memory Standards
This webinar provides an update on the latest characterization and debug techniques to enable analysis of the highest DDR4/LPDDR4 speed grades (DDR4-3200/LPDDR4-4266).  
 
Efficiently Design and Electrically Validate a DDR4 Interface

This webinar will show how Cadence and Tektronix can enable you with flexible and power efficient DDR4 IP, design and analysis tools used in the office, and lab-based solutions to address the key challenges in electrical validation of the DDR4 interface.

Memory Interface Verification and Debug

This webinar will explain how to prepare for next generation DDR-based memory testing. Learn about the changes these new standards bring to electrical verification and how to prepare for proper signal access to LPDDR3 and DDR4 memory systems. Get advance knowledge to plan for proper instrument selection needed for performing electrical verification tests on these emerging standards.

Загрузки
Загрузить

Загрузить руководства, технические описания, программное обеспечение и т. д.:

Go to top